据韩媒Theelec报道，在韩国首尔COEX举行的「第8届半导体产学研交流研讨会」上，三星电子晶圆代工部门副社长申淙信表示，3纳米以下制程中，设计与技术协同优化（DTCO）对效能提升的贡献度将达到50%。这一技术正成为三星在先进制程竞争中的重要抓手。随着摩尔定律持续推进，新一代制程开发成本不断攀升，IC设计业者采用新制程的费用也随之增加。传统“设计、制程分离”的模式已难以满足需求，而DTCO通过整合设计与制程优化，有效降低开发与导入风险，同时提升生产效率、优化成本结构，实现双赢。申淙信指出，7纳米制程中，整体效能改善约10%得益于DTCO，而到3纳米以下制程，这一比例将提升至50%。目前，三星与台积电均设有专门团队，推动DTCO在设计与制程中的应用。此外，从N节点到M节点，效能提升与面积缩小幅度约为15%。在半导体制程领域，1~2%的效能差异足以成为选择制程的重要标准。据Money Today等韩媒消息，三星晶圆代工已在2纳米制程中导入Hyper cell技术，这是DTCO过程中的核心技术，旨在有限面积内实现高效能。展望未来，DTCO将逐步扩展为系统与制程共同优化（SPCO）以及系统、设计与制程共同优化（SDTCO）。三星还尝试利用AI自动生成新的单元结构，通过分析RTL合成后的电路结构，找出高频组合，从而生成符合需求的复合单元，实现设计最佳化。